// ******************************************************************************
// Copyright     :  Copyright (C) 2020, Hisilicon Technologies Co. Ltd.
// File name     :  crypto_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2020/5/26
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  xxx 2020/05/26 16:19:41 Create file
// ******************************************************************************

#ifndef CRYPTO_REG_OFFSET_H
#define CRYPTO_REG_OFFSET_H

/* CRYPTORX_INOUT_CSR Base address of Module's Register */
#define CSR_CRYPTORX_INOUT_CSR_BASE (0x2000)

/* **************************************************************************** */
/*                      CRYPTORX_INOUT_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CRYPTORX_INOUT_CSR_CRYPTORX_VERSION_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x0)     /* 版本寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRYPTORX_INT_VECTOR_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x60) /* 中断向量 */
#define CSR_CRYPTORX_INOUT_CSR_CRYPTORX_INT_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x64)        /* 中断状态 */
#define CSR_CRYPTORX_INOUT_CSR_CRYPTORX_INT_EN_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x68)     /* 中断屏蔽 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_LP_TOP_ERR_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x6C) /* CRX环回顶层错误中断寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_LP_GCM_ERR_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x70) /* CRX环回GCM通道错误中断寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_LP_CBC_ERR_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x74)                                              /* CRX环回CBC通道错误中断寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_XTS_ERR_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x78)   /* CRX XTS通道错误中断寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_TMOUT_CFG_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x80) /* CRX通道超时阈值 */
#define CSR_CRYPTORX_INOUT_CSR_IPSEC_RX_CRG_CFG_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x84)                                              /* IPSEC_RX时钟复位配置寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_MEM_INIT_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x100) /* CRYPTORX MEM初始化使能寄存器 \
                                                                                       */
#define CSR_CRYPTORX_INOUT_CSR_CRX_MEM_INIT_DONE_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x104)                                             /* CRYPTORX MEM初始化状态寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_MEM_CTRL_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x108) /* CRYPTORX MEM配置寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_REG_CNT_CLR_CE_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x10C) /* CRYPTORX 中CNT_CYC读清控制信号配置寄存器。 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_CHX_CFG_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x120)      /* CRX通道SAA配置寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_CREDIT_O_CFG_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x128) /* CRX出口CREDIT配置寄存器 \
                                                                                           */
#define CSR_CRYPTORX_INOUT_CSR_CRX_CREDIT2_O_CFG_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x12C)                                             /* CRX出口CREDIT2配置寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_CTRL_RSV_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x130) /* 控制保留寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_STAT_RSV_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x134) /* 状态保留寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_EPT_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x138)      /* CRYPTORX顶层空状态寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_FULL_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x13C)     /* CRYPTOTX顶层满状态寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_DFT_MEM_CTRL_0_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x150) /* CRYPTORX DFT_MEM_CTRL寄存器0 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_DFT_MEM_CTRL_1_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x154) /* CRYPTORX DFT_MEM_CTRL寄存器1 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_DFT_MEM_CTRL_2_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x158) /* CRYPTORX DFT_MEM_CTRL寄存器2 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_DFT_MEM_CTRL_3_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x15C) /* CRYPTORX DFT_MEM_CTRL寄存器3 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_DFT_MEM_CTRL_4_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x160) /* CRYPTORX DFT_MEM_CTRL寄存器4 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_ERR1_CNT_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x170) /* CRYPTORX顶层ECC1比特错误计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_ECC_ERR2_ADDR_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x174) /* CRYPTORX顶层ECC2比特错误地址寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_TOP_INT_EN_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x178) /* CRYPTORX顶层中断使能寄存器 \
                                                                                         */
#define CSR_CRYPTORX_INOUT_CSR_CRX_TOP_ALM_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x17C)    /* CRYPTORX顶层告警寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_CREDIT_ERR_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x200) /* CRYPTO入口CREDIT ERR寄存器 \
                                                                                         */
#define CSR_CRYPTORX_INOUT_CSR_CRX_INN_CREDIT_I_ERR_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x204) /* CRYPTO入口INN CREDIT ERR寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_I_PRE_0_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x310) /* 入口SOF流量统计寄存器 \
                                                                                              */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_I_PRE_1_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x314) /* 入口SOF流量统计寄存器 \
                                                                                              */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_I_PRE_2_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x318) /* 入口SOF流量统计寄存器 \
                                                                                              */
#define CSR_CRYPTORX_INOUT_CSR_CRX_CHK_ERR_CNT_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x320)     /* 校验错误统计计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_TFC_PAD_ERR_CNT_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x324) /* TFC_PAD删除失败统计计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_OTHER_ERR_CNT_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x328) /* CRX其余错误统计计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_I_0_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x210)   /* 入口流量统计寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_I_1_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x214)   /* 入口流量统计寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_I_2_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x218)   /* 入口流量统计寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_O_0_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x220)   /* 出口流量统计寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_O_1_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x224)   /* 出口流量统计寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CNT_O_2_REG (CSR_CRYPTORX_INOUT_CSR_BASE + 0x228)   /* 出口流量统计寄存器 */
#define CSR_CRYPTORX_INOUT_CSR_CRYPTORX_IF_I_CNT_0_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x280) /* 任务通道内部CREDIT尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRYPTORX_IF_I_CNT_1_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x284) /* 任务通道内部CREDIT尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRYPTORX_IF_I_CNT_2_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x288) /* 任务通道内部CREDIT尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_BDSPLIT_LEN_I_0_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2A0) /* 任务通道内部BDSPLIT_LEN_I尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_BDSPLIT_LEN_I_1_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2A4) /* 任务通道内部BDSPLIT_LEN_I尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_BDSPLIT_LEN_I_2_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2A8) /* 任务通道内部BDSPLIT_LEN_I尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_BDSPLIT_LEN_O_0_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2C0) /* 任务通道内部BDSPLIT_LEN_O尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_BDSPLIT_LEN_O_1_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2C4) /* 任务通道内部BDSPLIT_LEN_O尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_BDSPLIT_LEN_O_2_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2C8) /* 任务通道内部BDSPLIT_LEN_O尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CMB_LEN_O_0_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2E0) /* 任务通道内部PKT_CMB_LEN尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CMB_LEN_O_1_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2E4) /* 任务通道内部PKT_CMB_LEN尾数计数器 */
#define CSR_CRYPTORX_INOUT_CSR_CRX_PKT_CMB_LEN_O_2_REG \
    (CSR_CRYPTORX_INOUT_CSR_BASE + 0x2E8) /* 任务通道内部PKT_CMB_LEN尾数计数器 */

/* CRYPTOTX_INOUT_CSR Base address of Module's Register */
#define CSR_CRYPTOTX_INOUT_CSR_BASE (0x4000)

/* **************************************************************************** */
/*                      CRYPTOTX_INOUT_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CRYPTOTX_INOUT_CSR_CTX_VERSION_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x0)     /* 版本寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_INT_VECTOR_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x60) /* 中断向量 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_INT_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x64)        /* 中断状态 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_INT_EN_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x68)     /* 中断屏蔽 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_TOP_ERR_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x6C)    /* CTX环回顶层错误中断寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_GCM_ERR_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x70) /* CTX环回GCM通道错误中断寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_CBC_ERR_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x74) /* CTX环回CBC通道错误中断寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_XTS_EC_ERR_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x78) /* CTX直通XTS_EC通道错误中断寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_XTS_ERR_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x7C)                                              /* CTX直通XTS通道错误中断寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_TMOUT_CFG_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x80) /* CTX通道超时阈值 */
#define CSR_CRYPTOTX_INOUT_CSR_IPSEC_TX_CRG_CFG_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x84)                                              /* IPSEC_TX时钟复位配置寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_MEM_INIT_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x100) /* CRYPTOTX MEM初始化使能寄存器 \
                                                                                       */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_MEM_INIT_DONE_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x104)                                             /* CRYPTOTX MEM初始化状态寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_MEM_CTRL_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x108) /* CRYPTOTX MEM配置寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_REG_CNT_CLR_CE_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x10C) /* CRYPTOTX 中CNT_CYC读清控制信号配置寄存器。 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_CHX_CFG_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x120) /* 环回通道SAA配置寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_CHX_CFG_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x124) /* 直通通道SAA映射寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_NECCH_CREDIT_O_CFG_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x128) /* 非EC通道出口CREDIT配置寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_ECCH_CREDIT_O_CFG_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x12C)                                             /* EC通道出口CREDIT配置寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_CTRL_RSV_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x130) /* 控制保留寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_STAT_RSV_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x134) /* 状态保留寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_EPT_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x140) /* CRYPTOTX环回通道顶层空状态寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_FULL_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x144) /* CRYPTOTX环回通道顶层满状态寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_EPT_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x148) /* CRYPTOTX直通通道顶层空状态寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_FULL_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x14C) /* CRYPTOTX直通通道顶层满状态寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_DFT_MEM_CTRL_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x150) /* CRYPTOTX DFT_MEM_CTRL寄存器0 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_DFT_MEM_CTRL_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x154) /* CRYPTOTX DFT_MEM_CTRL寄存器1 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_DFT_MEM_CTRL_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x158) /* CRYPTOTX DFT_MEM_CTRL寄存器2 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_DFT_MEM_CTRL_3_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x15C) /* CRYPTOTX DFT_MEM_CTRL寄存器3 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_DFT_MEM_CTRL_4_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x160) /* CRYPTOTX DFT_MEM_CTRL寄存器4 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_TOP_INT_EN_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x178) /* CRYPTOTX顶层中断使能寄存器 \
                                                                                         */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_TOP_ALM_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x17C)    /* CRYPTOTX顶层告警寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_CREDIT_ERR_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x200) /* CRYPTO入口CREDIT ERR寄存器 \
                                                                                         */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_INN_CREDIT_I_ERR_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x204) /* CRYPTO入口INN CREDIT ERR寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_I_PRE_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x310) /* 环回通道SOF入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_I_PRE_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x314) /* 环回通道SOF入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_I_PRE_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x318) /* 环回通道SOF入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_PRE_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x320) /* 直通通道SOF入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_PRE_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x324) /* 直通通道SOF入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_PRE_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x328) /* 直通通道SOF入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_PRE_3_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x32C) /* 直通通道SOF入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_PRE_4_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x330) /* 直通通道SOF入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BD_ERR_CNT_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x340)  /* BD错误统计计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LEN_ERR_CNT_REG (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x344) /* 报文长度错误统计计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_I_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x210) /* 环回通道入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_I_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x214) /* 环回通道入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_I_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x218) /* 环回通道入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x220) /* 直通通道入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x224) /* 直通通道入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x228) /* 直通通道入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_3_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x22C) /* 直通通道入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_I_4_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x230) /* 直通通道入口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_O_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x240) /* 环回通道出口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_O_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x244) /* 环回通道出口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_LP_PKT_CNT_O_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x248) /* 环回通道出口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_O_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x260) /* 直通通道出口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_O_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x264) /* 直通通道出口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_O_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x268) /* 直通通道出口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_O_3_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x26C) /* 直通通道出口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_EC_PKT_CNT_O_4_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x270) /* 直通通道出口流量统计寄存器 */
#define CSR_CRYPTOTX_INOUT_CSR_CRYPTOTX_IF_I_CNT_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x280) /* 任务通道内部CREDIT尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CRYPTOTX_IF_I_CNT_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x284) /* 任务通道内部CREDIT尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CRYPTOTX_IF_I_CNT_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x288) /* 任务通道内部CREDIT尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CRYPTOTX_IF_I_CNT_3_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x28C) /* 任务通道内部CREDIT尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CRYPTOTX_IF_I_CNT_4_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x290) /* 任务通道内部CREDIT尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_I_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2A0) /* 任务通道内部BDSPLIT_LEN_I尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_I_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2A4) /* 任务通道内部BDSPLIT_LEN_I尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_I_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2A8) /* 任务通道内部BDSPLIT_LEN_I尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_I_3_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2AC) /* 任务通道内部BDSPLIT_LEN_I尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_I_4_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2B0) /* 任务通道内部BDSPLIT_LEN_I尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_O_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2C0) /* 任务通道内部BDSPLIT_LEN_O尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_O_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2C4) /* 任务通道内部BDSPLIT_LEN_O尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_O_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2C8) /* 任务通道内部BDSPLIT_LEN_O尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_O_3_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2CC) /* 任务通道内部BDSPLIT_LEN_O尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_BDSPLIT_LEN_O_4_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2D0) /* 任务通道内部BDSPLIT_LEN_O尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_PKT_CMB_LEN_O_0_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2E0) /* 任务通道内部PKT_CMB_LEN尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_PKT_CMB_LEN_O_1_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2E4) /* 任务通道内部PKT_CMB_LEN尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_PKT_CMB_LEN_O_2_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2E8) /* 任务通道内部PKT_CMB_LEN尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_PKT_CMB_LEN_O_3_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2EC) /* 任务通道内部PKT_CMB_LEN尾数计数器 */
#define CSR_CRYPTOTX_INOUT_CSR_CTX_PKT_CMB_LEN_O_4_REG \
    (CSR_CRYPTOTX_INOUT_CSR_BASE + 0x2F0) /* 任务通道内部PKT_CMB_LEN尾数计数器 */

/* CRX_IPSEC_GCM_CSR Base address of Module's Register */
#define CSR_CRX_IPSEC_GCM_CSR_BASE (0x3000)

/* **************************************************************************** */
/*                      CRX_IPSEC_GCM_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_16K_TH_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x0)                                            /* GCM通道出口整包缓存FIFO将满阈值 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_CTRL_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x4)     /* GCM通道控制寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_CORE_RSV_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x8) /* GCM_CORE保留寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_CLUSTER_RSV_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x10) /* GCM通道ECO寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_PROBE_I_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x20)     /* GCM内部MEMPROBE输入信号 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_PROBE_RDATA_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x24) /* GCM内部MEM PROBE输出信号 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_CTRL_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x28) /* GCM通道FIFO PROBE控制寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_STAT_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x2C) /* GCM通道FIFO PROBE状态寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_0_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x30) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_1_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x34) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_2_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x38) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_3_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x3C) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_4_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x40) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_5_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x44) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_6_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x48) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_7_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x4C)                                               /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0xA0) /* GCM通道BD_ERR历史状态寄存器 \
                                                                                       */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_CLR_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0xA4) /* GCM通道BD_ERR历史状态清除寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_L_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0xA8) /* GCM通道BD_ERR掩码低位寄存器 \
                                                                                        */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_H_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0xAC) /* GCM通道BD_ERR掩码高位寄存器 \
                                                                                        */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_ECC_ERR1_CNT_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0xB0) /* GCM通道ECC1比特错误计数器 */
#define CSR_CRX_IPSEC_GCM_CSR_GCM_ECC_ERR2_ADDR_REG \
    (CSR_CRX_IPSEC_GCM_CSR_BASE + 0xB4) /* GCM通道ECC2比特错误地址寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_INT_EN_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0xFC) /* GCM通道中断使能寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_ALM_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x100)   /* GCM通道告警寄存器 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA1_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x104)  /* GCM通道状态寄存器1 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA2_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x108)  /* GCM通道状态寄存器2 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA3_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x10C)  /* GCM通道状态寄存器3 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA4_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x110)  /* GCM通道状态寄存器4 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA5_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x114)  /* GCM通道状态寄存器5 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA6_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x118)  /* GCM通道状态寄存器6 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA7_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x11C)  /* GCM通道状态寄存器7 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA8_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x120)  /* GCM通道状态寄存器8 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA9_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x124)  /* GCM通道状态寄存器9 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA10_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x128) /* GCM通道状态寄存器10 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA11_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x12C) /* GCM通道状态寄存器11 */
#define CSR_CRX_IPSEC_GCM_CSR_IPSEC_GCM_STA12_REG (CSR_CRX_IPSEC_GCM_CSR_BASE + 0x130) /* GCM通道状态寄存器12 */

/* CTX_IPSEC_GCM_CSR Base address of Module's Register */
#define CSR_CTX_IPSEC_GCM_CSR_BASE (0x6000)

/* **************************************************************************** */
/*                      CTX_IPSEC_GCM_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_16K_TH_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x0)                                            /* GCM通道出口整包缓存FIFO将满阈值 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_CTRL_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x4)     /* GCM通道控制寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_CORE_RSV_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x8) /* GCM_CORE保留寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_CLUSTER_RSV_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x10) /* GCM通道ECO寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_PROBE_I_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x20)     /* GCM内部MEMPROBE输入信号 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_PROBE_RDATA_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x24) /* GCM内部MEM PROBE输出信号 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_CTRL_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x28) /* GCM通道FIFO PROBE控制寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_STAT_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x2C) /* GCM通道FIFO PROBE状态寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_0_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x30) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_1_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x34) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_2_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x38) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_3_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x3C) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_4_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x40) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_5_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x44) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_6_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x48) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_7_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x4C)                                               /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0xA0) /* GCM通道BD_ERR历史状态寄存器 \
                                                                                       */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_CLR_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0xA4) /* GCM通道BD_ERR历史状态清除寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_L_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0xA8) /* GCM通道BD_ERR掩码低位寄存器 \
                                                                                        */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_H_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0xAC) /* GCM通道BD_ERR掩码高位寄存器 \
                                                                                        */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_ECC_ERR1_CNT_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0xB0) /* GCM通道ECC1比特错误计数器 */
#define CSR_CTX_IPSEC_GCM_CSR_GCM_ECC_ERR2_ADDR_REG \
    (CSR_CTX_IPSEC_GCM_CSR_BASE + 0xB4) /* GCM通道ECC2比特错误地址寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_INT_EN_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0xFC) /* GCM通道中断使能寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_ALM_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x100)   /* GCM通道告警寄存器 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA1_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x104)  /* GCM通道状态寄存器1 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA2_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x108)  /* GCM通道状态寄存器2 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA3_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x10C)  /* GCM通道状态寄存器3 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA4_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x110)  /* GCM通道状态寄存器4 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA5_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x114)  /* GCM通道状态寄存器5 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA6_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x118)  /* GCM通道状态寄存器6 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA7_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x11C)  /* GCM通道状态寄存器7 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA8_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x120)  /* GCM通道状态寄存器8 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA9_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x124)  /* GCM通道状态寄存器9 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA10_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x128) /* GCM通道状态寄存器10 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA11_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x12C) /* GCM通道状态寄存器11 */
#define CSR_CTX_IPSEC_GCM_CSR_IPSEC_GCM_STA12_REG (CSR_CTX_IPSEC_GCM_CSR_BASE + 0x130) /* GCM通道状态寄存器12 */

/* CRX_IPSEC_CBC_CSR Base address of Module's Register */
#define CSR_CRX_IPSEC_CBC_CSR_BASE (0x3400)

/* **************************************************************************** */
/*                      CRX_IPSEC_CBC_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_16K_TH_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x0)                                            /* CBC通道出口整包缓存FIFO将满阈值 */
#define CSR_CRX_IPSEC_CBC_CSR_SAA_CH_EN_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x4)    /* CBC通道内部子通道使能 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_CORE_RSV_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x8) /* CBC_CORE保留寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_RSV_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x10) /* SEC_CLUSTER模块保留寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_ALU_ADDR_I_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x14)  /* CLUSTER DFX地址输入寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_ALU_RDATA_O_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x18) /* CLUSTER DFX数据输出寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_0_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x20)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_1_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x24)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_2_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x28)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_3_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x2C)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_4_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x30)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_5_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x34)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_6_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x38)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_7_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x3C)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_8_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x40)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_9_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x44)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_10_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x48) /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_11_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x4C) /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_12_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x50) /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_13_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x54) /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_PROBE_I_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x60)     /* CBC内部MEMPROBE输入信号 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_PROBE_RDATA_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x64) /* CBC内部MEM PROBE输出信号 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_CTRL_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x68) /* CBC通道FIFO PROBE控制寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_STAT_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x6C)                                               /* CBC通道FIFO PROBE状态寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_BD_ERR_CODE_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0xA0) /* CBC通道BD_ERR历史状态寄存器 \
                                                                                       */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_BD_ERR_CODE_CLR_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0xA4) /* CBC通道BD_ERR历史状态清除寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_BD_ERR_MSK_L_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0xA8) /* CBC通道BD_ERR掩码低位寄存器 \
                                                                                        */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_BD_ERR_MSK_H_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0xAC) /* CBC通道BD_ERR掩码高位寄存器 \
                                                                                        */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_0_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x70) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_1_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x74) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_2_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x78) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_3_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x7C) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_4_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x80) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_5_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x84) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_6_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x88) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_7_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x8C)                                                /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_ECC_ERR1_CNT_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0xB0) /* CBC通道ECC1比特错误计数器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_ECC_ERR2_ADDR_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0xB4) /* CBC通道ECC2比特错误地址寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_IPSEC_CBC_INT_EN_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0xFC) /* CBC通道中断使能寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_IPSEC_CBC_ALM_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x100)   /* CBC通道告警寄存器 */
#define CSR_CRX_IPSEC_CBC_CSR_IPSEC_CBC_STA1_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x104)  /* CBC通道状态寄存器1 */
#define CSR_CRX_IPSEC_CBC_CSR_IPSEC_CBC_STA2_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x108)  /* CBC通道状态寄存器2 */
#define CSR_CRX_IPSEC_CBC_CSR_IPSEC_CBC_STA3_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x10C)  /* CBC通道状态寄存器3 */
#define CSR_CRX_IPSEC_CBC_CSR_IPSEC_CBC_STA4_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x110)  /* CBC通道状态寄存器4 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_CORE_CNT_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x114)    /* CBC通道尾数统计计数器 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_0_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x150) /* CRYPTOBC DFT_MEM_CTRL寄存器0 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_1_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x154) /* CRYPTOBC DFT_MEM_CTRL寄存器1 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_2_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x158) /* CRYPTOBC DFT_MEM_CTRL寄存器2 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_3_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x15C) /* CRYPTOBC DFT_MEM_CTRL寄存器3 */
#define CSR_CRX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_4_REG \
    (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x160)                                        /* CRYPTOBC DFT_MEM_CTRL寄存器4 */
#define CSR_CRX_IPSEC_CBC_CSR_TRNG_CFG_REG (CSR_CRX_IPSEC_CBC_CSR_BASE + 0x170) /* 随机数配置寄存器 */

/* CTX_IPSEC_CBC_CSR Base address of Module's Register */
#define CSR_CTX_IPSEC_CBC_CSR_BASE (0x6400)

/* **************************************************************************** */
/*                      CTX_IPSEC_CBC_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_16K_TH_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x0)                                            /* CBC通道出口整包缓存FIFO将满阈值 */
#define CSR_CTX_IPSEC_CBC_CSR_SAA_CH_EN_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x4)    /* CBC通道内部子通道使能 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_CORE_RSV_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x8) /* CBC_CORE保留寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_RSV_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x10) /* SEC_CLUSTER模块保留寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_ALU_ADDR_I_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x14)  /* CLUSTER DFX地址输入寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_ALU_RDATA_O_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x18) /* CLUSTER DFX数据输出寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_0_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x20)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_1_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x24)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_2_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x28)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_3_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x2C)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_4_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x30)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_5_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x34)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_6_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x38)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_7_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x3C)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_8_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x40)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_9_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x44)  /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_10_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x48) /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_11_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x4C) /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_12_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x50) /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_SEC_CLUSTER_SAA_CNT_13_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x54) /* SAA流量尾数统计计数器 \
                                                                                              */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_PROBE_I_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x60)     /* CBC内部MEMPROBE输入信号 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_PROBE_RDATA_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x64) /* CBC内部MEM PROBE输出信号 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_CTRL_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x68) /* CBC通道FIFO PROBE控制寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_STAT_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x6C)                                               /* CBC通道FIFO PROBE状态寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_BD_ERR_CODE_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0xA0) /* CBC通道BD_ERR历史状态寄存器 \
                                                                                       */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_BD_ERR_CODE_CLR_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0xA4) /* CBC通道BD_ERR历史状态清除寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_BD_ERR_MSK_L_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0xA8) /* CBC通道BD_ERR掩码低位寄存器 \
                                                                                        */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_BD_ERR_MSK_H_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0xAC) /* CBC通道BD_ERR掩码高位寄存器 \
                                                                                        */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_0_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x70) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_1_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x74) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_2_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x78) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_3_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x7C) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_4_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x80) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_5_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x84) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_6_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x88) /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_FIFO_PROBE_RDATA_7_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x8C)                                                /* CBC通道FIFO PROBE数据寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_ECC_ERR1_CNT_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0xB0) /* CBC通道ECC1比特错误计数器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_ECC_ERR2_ADDR_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0xB4) /* CBC通道ECC2比特错误地址寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_IPSEC_CBC_INT_EN_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0xFC) /* CBC通道中断使能寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_IPSEC_CBC_ALM_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x100)   /* CBC通道告警寄存器 */
#define CSR_CTX_IPSEC_CBC_CSR_IPSEC_CBC_STA1_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x104)  /* CBC通道状态寄存器1 */
#define CSR_CTX_IPSEC_CBC_CSR_IPSEC_CBC_STA2_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x108)  /* CBC通道状态寄存器2 */
#define CSR_CTX_IPSEC_CBC_CSR_IPSEC_CBC_STA3_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x10C)  /* CBC通道状态寄存器3 */
#define CSR_CTX_IPSEC_CBC_CSR_IPSEC_CBC_STA4_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x110)  /* CBC通道状态寄存器4 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_CORE_CNT_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x114)    /* CBC通道尾数统计计数器 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_0_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x150) /* CRYPTOBC DFT_MEM_CTRL寄存器0 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_1_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x154) /* CRYPTOBC DFT_MEM_CTRL寄存器1 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_2_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x158) /* CRYPTOBC DFT_MEM_CTRL寄存器2 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_3_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x15C) /* CRYPTOBC DFT_MEM_CTRL寄存器3 */
#define CSR_CTX_IPSEC_CBC_CSR_CBC_DFT_MEM_CTRL_4_REG \
    (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x160)                                        /* CRYPTOBC DFT_MEM_CTRL寄存器4 */
#define CSR_CTX_IPSEC_CBC_CSR_TRNG_CFG_REG (CSR_CTX_IPSEC_CBC_CSR_BASE + 0x170) /* 随机数配置寄存器 */

/* CRX_XTS_IPSEC_GCM_CSR Base address of Module's Register */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_BASE (0x3800)

/* **************************************************************************** */
/*                      CRX_XTS_IPSEC_GCM_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_16K_TH_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x0) /* GCM通道出口整包缓存FIFO将满阈值 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_CTRL_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x4)         /* GCM通道控制寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_CORE_RSV_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x8)     /* GCM_CORE保留寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_CLUSTER_RSV_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x10) /* GCM通道ECO寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_PROBE_I_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x20) /* GCM内部MEMPROBE输入信号 \
                                                                                           */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_PROBE_RDATA_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x24) /* GCM内部MEM PROBE输出信号 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_CTRL_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x28) /* GCM通道FIFO PROBE控制寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_STAT_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x2C) /* GCM通道FIFO PROBE状态寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_0_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x30) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_1_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x34) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_2_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x38) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_3_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x3C) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_4_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x40) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_5_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x44) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_6_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x48) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_7_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x4C) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0xA0) /* GCM通道BD_ERR历史状态寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_CLR_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0xA4) /* GCM通道BD_ERR历史状态清除寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_L_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0xA8) /* GCM通道BD_ERR掩码低位寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_H_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0xAC) /* GCM通道BD_ERR掩码高位寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_ECC_ERR1_CNT_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0xB0) /* GCM通道ECC1比特错误计数器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_GCM_ECC_ERR2_ADDR_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0xB4) /* GCM通道ECC2比特错误地址寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_INT_EN_REG \
    (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0xFC)                                                  /* GCM通道中断使能寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_ALM_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x100) /* GCM通道告警寄存器 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA1_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x104)  /* GCM通道状态寄存器1 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA2_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x108)  /* GCM通道状态寄存器2 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA3_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x10C)  /* GCM通道状态寄存器3 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA4_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x110)  /* GCM通道状态寄存器4 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA5_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x114)  /* GCM通道状态寄存器5 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA6_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x118)  /* GCM通道状态寄存器6 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA7_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x11C)  /* GCM通道状态寄存器7 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA8_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x120)  /* GCM通道状态寄存器8 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA9_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x124)  /* GCM通道状态寄存器9 */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA10_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x128) /* GCM通道状态寄存器10 \
                                                                                                */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA11_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x12C) /* GCM通道状态寄存器11 \
                                                                                                */
#define CSR_CRX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA12_REG (CSR_CRX_XTS_IPSEC_GCM_CSR_BASE + 0x130) /* GCM通道状态寄存器12 \
                                                                                                */

/* CTX_XTS_IPSEC_GCM_CSR Base address of Module's Register */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_BASE (0x6C00)

/* **************************************************************************** */
/*                      CTX_XTS_IPSEC_GCM_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_16K_TH_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x0) /* GCM通道出口整包缓存FIFO将满阈值 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_CTRL_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x4)         /* GCM通道控制寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_CORE_RSV_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x8)     /* GCM_CORE保留寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_CLUSTER_RSV_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x10) /* GCM通道ECO寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_PROBE_I_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x20) /* GCM内部MEMPROBE输入信号 \
                                                                                           */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_PROBE_RDATA_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x24) /* GCM内部MEM PROBE输出信号 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_CTRL_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x28) /* GCM通道FIFO PROBE控制寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_STAT_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x2C) /* GCM通道FIFO PROBE状态寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_0_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x30) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_1_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x34) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_2_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x38) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_3_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x3C) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_4_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x40) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_5_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x44) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_6_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x48) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_7_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x4C) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0xA0) /* GCM通道BD_ERR历史状态寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_CLR_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0xA4) /* GCM通道BD_ERR历史状态清除寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_L_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0xA8) /* GCM通道BD_ERR掩码低位寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_H_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0xAC) /* GCM通道BD_ERR掩码高位寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_ECC_ERR1_CNT_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0xB0) /* GCM通道ECC1比特错误计数器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_GCM_ECC_ERR2_ADDR_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0xB4) /* GCM通道ECC2比特错误地址寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_INT_EN_REG \
    (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0xFC)                                                  /* GCM通道中断使能寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_ALM_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x100) /* GCM通道告警寄存器 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA1_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x104)  /* GCM通道状态寄存器1 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA2_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x108)  /* GCM通道状态寄存器2 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA3_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x10C)  /* GCM通道状态寄存器3 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA4_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x110)  /* GCM通道状态寄存器4 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA5_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x114)  /* GCM通道状态寄存器5 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA6_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x118)  /* GCM通道状态寄存器6 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA7_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x11C)  /* GCM通道状态寄存器7 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA8_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x120)  /* GCM通道状态寄存器8 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA9_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x124)  /* GCM通道状态寄存器9 */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA10_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x128) /* GCM通道状态寄存器10 \
                                                                                                */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA11_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x12C) /* GCM通道状态寄存器11 \
                                                                                                */
#define CSR_CTX_XTS_IPSEC_GCM_CSR_IPSEC_GCM_STA12_REG (CSR_CTX_XTS_IPSEC_GCM_CSR_BASE + 0x130) /* GCM通道状态寄存器12 \
                                                                                                */

/* CTX_XTS_EC_IPSEC_GCM_CSR Base address of Module's Register */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE (0x6800)

/* **************************************************************************** */
/*                      CTX_XTS_EC_IPSEC_GCM_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_16K_TH_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x0) /* GCM通道出口整包缓存FIFO将满阈值 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_CTRL_REG (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x4)     /* GCM通道控制寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_CORE_RSV_REG (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x8) /* GCM_CORE保留寄存器 \
                                                                                                 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_CLUSTER_RSV_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x10) /* GCM通道ECO寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_PROBE_I_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x20) /* GCM内部MEMPROBE输入信号 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_PROBE_RDATA_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x24) /* GCM内部MEM PROBE输出信号 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_CTRL_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x28) /* GCM通道FIFO PROBE控制寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_STAT_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x2C) /* GCM通道FIFO PROBE状态寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_0_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x30) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_1_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x34) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_2_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x38) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_3_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x3C) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_4_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x40) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_5_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x44) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_6_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x48) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_FIFO_PROBE_RDATA_7_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x4C) /* GCM通道FIFO PROBE数据寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0xA0) /* GCM通道BD_ERR历史状态寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_BD_ERR_CODE_CLR_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0xA4) /* GCM通道BD_ERR历史状态清除寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_L_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0xA8) /* GCM通道BD_ERR掩码低位寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_BD_ERR_MSK_H_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0xAC) /* GCM通道BD_ERR掩码高位寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_ECC_ERR1_CNT_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0xB0) /* GCM通道ECC1比特错误计数器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_GCM_ECC_ERR2_ADDR_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0xB4) /* GCM通道ECC2比特错误地址寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_INT_EN_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0xFC) /* GCM通道中断使能寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_ALM_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x100) /* GCM通道告警寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA1_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x104) /* GCM通道状态寄存器1 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA2_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x108) /* GCM通道状态寄存器2 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA3_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x10C) /* GCM通道状态寄存器3 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA4_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x110) /* GCM通道状态寄存器4 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA5_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x114) /* GCM通道状态寄存器5 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA6_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x118) /* GCM通道状态寄存器6 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA7_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x11C) /* GCM通道状态寄存器7 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA8_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x120) /* GCM通道状态寄存器8 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA9_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x124) /* GCM通道状态寄存器9 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA10_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x128) /* GCM通道状态寄存器10 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA11_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x12C) /* GCM通道状态寄存器11 */
#define CSR_CTX_XTS_EC_IPSEC_GCM_CSR_IPSEC_GCM_STA12_REG \
    (CSR_CTX_XTS_EC_IPSEC_GCM_CSR_BASE + 0x130) /* GCM通道状态寄存器12 */

/* CRX_XTS_IPSEC_KEY_CSR Base address of Module's Register */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_BASE (0x3A00)

/* **************************************************************************** */
/*                      CRX_XTS_IPSEC_KEY_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG7_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x0)  /* XTS_KEY1配置寄存器7 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG6_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x4)  /* XTS_KEY1配置寄存器6 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG5_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x8)  /* XTS_KEY1配置寄存器5 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG4_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0xC)  /* XTS_KEY1配置寄存器4 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG3_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x10) /* XTS_KEY1配置寄存器3 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG2_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x14) /* XTS_KEY1配置寄存器2 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG1_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x18) /* XTS_KEY1配置寄存器1 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG0_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x1C) /* XTS_KEY1配置寄存器0 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG7_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x20) /* XTS_KEY2配置寄存器7 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG6_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x24) /* XTS_KEY2配置寄存器6 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG5_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x28) /* XTS_KEY2配置寄存器5 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG4_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x2C) /* XTS_KEY2配置寄存器4 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG3_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x30) /* XTS_KEY2配置寄存器3 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG2_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x34) /* XTS_KEY2配置寄存器2 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG1_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x38) /* XTS_KEY2配置寄存器1 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG0_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x3C) /* XTS_KEY2配置寄存器0 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY_CTRL_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x40)  /* XTS_KEY控制寄存器 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_KEY_STAT_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x44)  /* XTS_KEY状态寄存器 */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTX_MEM_INIT_REG (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x48)  /* XTS MEM初始化使能寄存器 \
                                                                                             */
#define CSR_CRX_XTS_IPSEC_KEY_CSR_XTS_MEM_INIT_DONE_REG \
    (CSR_CRX_XTS_IPSEC_KEY_CSR_BASE + 0x4C) /* XTS MEM初始化状态寄存器 */

/* CTX_XTS_IPSEC_KEY_CSR Base address of Module's Register */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_BASE (0x6E00)

/* **************************************************************************** */
/*                      CTX_XTS_IPSEC_KEY_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG7_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x0)  /* XTS_KEY1配置寄存器7 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG6_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x4)  /* XTS_KEY1配置寄存器6 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG5_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x8)  /* XTS_KEY1配置寄存器5 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG4_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0xC)  /* XTS_KEY1配置寄存器4 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG3_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x10) /* XTS_KEY1配置寄存器3 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG2_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x14) /* XTS_KEY1配置寄存器2 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG1_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x18) /* XTS_KEY1配置寄存器1 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY1_CFG0_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x1C) /* XTS_KEY1配置寄存器0 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG7_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x20) /* XTS_KEY2配置寄存器7 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG6_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x24) /* XTS_KEY2配置寄存器6 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG5_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x28) /* XTS_KEY2配置寄存器5 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG4_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x2C) /* XTS_KEY2配置寄存器4 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG3_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x30) /* XTS_KEY2配置寄存器3 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG2_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x34) /* XTS_KEY2配置寄存器2 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG1_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x38) /* XTS_KEY2配置寄存器1 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY2_CFG0_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x3C) /* XTS_KEY2配置寄存器0 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY_CTRL_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x40)  /* XTS_KEY控制寄存器 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_KEY_STAT_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x44)  /* XTS_KEY状态寄存器 */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTX_MEM_INIT_REG (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x48)  /* XTS MEM初始化使能寄存器 \
                                                                                             */
#define CSR_CTX_XTS_IPSEC_KEY_CSR_XTS_MEM_INIT_DONE_REG \
    (CSR_CTX_XTS_IPSEC_KEY_CSR_BASE + 0x4C) /* XTS MEM初始化状态寄存器 */

/* CTX_XTS_EC_IPSEC_KEY_CSR Base address of Module's Register */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE (0x6A00)

/* **************************************************************************** */
/*                      CTX_XTS_EC_IPSEC_KEY_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY1_CFG7_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x0) /* XTS_KEY1配置寄存器7 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY1_CFG6_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x4) /* XTS_KEY1配置寄存器6 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY1_CFG5_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x8) /* XTS_KEY1配置寄存器5 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY1_CFG4_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0xC) /* XTS_KEY1配置寄存器4 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY1_CFG3_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x10) /* XTS_KEY1配置寄存器3 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY1_CFG2_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x14) /* XTS_KEY1配置寄存器2 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY1_CFG1_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x18) /* XTS_KEY1配置寄存器1 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY1_CFG0_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x1C) /* XTS_KEY1配置寄存器0 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY2_CFG7_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x20) /* XTS_KEY2配置寄存器7 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY2_CFG6_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x24) /* XTS_KEY2配置寄存器6 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY2_CFG5_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x28) /* XTS_KEY2配置寄存器5 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY2_CFG4_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x2C) /* XTS_KEY2配置寄存器4 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY2_CFG3_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x30) /* XTS_KEY2配置寄存器3 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY2_CFG2_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x34) /* XTS_KEY2配置寄存器2 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY2_CFG1_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x38) /* XTS_KEY2配置寄存器1 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY2_CFG0_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x3C) /* XTS_KEY2配置寄存器0 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY_CTRL_REG (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x40) /* XTS_KEY控制寄存器 \
                                                                                                  */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_KEY_STAT_REG (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x44) /* XTS_KEY状态寄存器 \
                                                                                                  */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTX_MEM_INIT_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x48) /* XTS MEM初始化使能寄存器 */
#define CSR_CTX_XTS_EC_IPSEC_KEY_CSR_XTS_MEM_INIT_DONE_REG \
    (CSR_CTX_XTS_EC_IPSEC_KEY_CSR_BASE + 0x4C) /* XTS MEM初始化状态寄存器 */

/* TRNG_CSR Base address of Module's Register */
#define CSR_TRNG_CSR_BASE (0xF000)

/* **************************************************************************** */
/*                      TRNG_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_TRNG_CSR_TRNG_OUTPUT_0_REG (CSR_TRNG_CSR_BASE + 0x0)    /* 随机数输出寄存器0 */
#define CSR_TRNG_CSR_TRNG_OUTPUT_1_REG (CSR_TRNG_CSR_BASE + 0x4)    /* 随机数输出寄存器1 */
#define CSR_TRNG_CSR_TRNG_OUTPUT_2_REG (CSR_TRNG_CSR_BASE + 0x8)    /* 随机数输出寄存器2 */
#define CSR_TRNG_CSR_TRNG_OUTPUT_3_REG (CSR_TRNG_CSR_BASE + 0xC)    /* 随机数输出寄存器3 */
#define CSR_TRNG_CSR_TRNG_INPUT_0_REG (CSR_TRNG_CSR_BASE + 0x0)     /* 数据输入寄存器0 */
#define CSR_TRNG_CSR_TRNG_INPUT_1_REG (CSR_TRNG_CSR_BASE + 0x4)     /* 数据输入寄存器1 */
#define CSR_TRNG_CSR_TRNG_INPUT_2_REG (CSR_TRNG_CSR_BASE + 0x8)     /* 数据输入寄存器2 */
#define CSR_TRNG_CSR_TRNG_INPUT_3_REG (CSR_TRNG_CSR_BASE + 0xC)     /* 数据输入寄存器3 */
#define CSR_TRNG_CSR_TRNG_STATUS_REG (CSR_TRNG_CSR_BASE + 0x10)     /* 状态寄存器 */
#define CSR_TRNG_CSR_TRNG_INTACK_REG (CSR_TRNG_CSR_BASE + 0x10)     /* 中断清除寄存器 */
#define CSR_TRNG_CSR_TRNG_CONTROL_REG (CSR_TRNG_CSR_BASE + 0x14)    /* 控制寄存器 */
#define CSR_TRNG_CSR_TRNG_CONFIG_REG (CSR_TRNG_CSR_BASE + 0x18)     /* 配置寄存器 */
#define CSR_TRNG_CSR_TRNG_ALARMCNT_REG (CSR_TRNG_CSR_BASE + 0x1C)   /* 关断中断控制寄存器 */
#define CSR_TRNG_CSR_TRNG_FROENABLE_REG (CSR_TRNG_CSR_BASE + 0x20)  /* FRO使能寄存器 */
#define CSR_TRNG_CSR_TRNG_FRODETUNE_REG (CSR_TRNG_CSR_BASE + 0x24)  /* FRO调节寄存器 */
#define CSR_TRNG_CSR_TRNG_ALARMMASK_REG (CSR_TRNG_CSR_BASE + 0x28)  /* 告警事件log寄存器 */
#define CSR_TRNG_CSR_TRNG_ALARMSTOP_REG (CSR_TRNG_CSR_BASE + 0x2C)  /* 告警关断寄存器 */
#define CSR_TRNG_CSR_TRNG_RAW_L_REG (CSR_TRNG_CSR_BASE + 0x30)      /* 原始噪声bit低位寄存器 */
#define CSR_TRNG_CSR_TRNG_RAW_H_REG (CSR_TRNG_CSR_BASE + 0x34)      /* 原始噪声bit高位寄存器 */
#define CSR_TRNG_CSR_TRNG_SPB_TESTS_REG (CSR_TRNG_CSR_BASE + 0x38)  /* SP 800-90B测试控制寄存器 */
#define CSR_TRNG_CSR_TRNG_COUNT_REG (CSR_TRNG_CSR_BASE + 0x3C)      /* 主时间计数器寄存器 */
#define CSR_TRNG_CSR_TRNG_COND_0_REG (CSR_TRNG_CSR_BASE + 0x40)     /* 加工功能输出寄存器0 */
#define CSR_TRNG_CSR_TRNG_COND_1_REG (CSR_TRNG_CSR_BASE + 0x44)     /* 加工功能输出寄存器1 */
#define CSR_TRNG_CSR_TRNG_COND_2_REG (CSR_TRNG_CSR_BASE + 0x48)     /* 加工功能输出寄存器2 */
#define CSR_TRNG_CSR_TRNG_COND_3_REG (CSR_TRNG_CSR_BASE + 0x4C)     /* 加工功能输出寄存器3 */
#define CSR_TRNG_CSR_TRNG_COND_4_REG (CSR_TRNG_CSR_BASE + 0x50)     /* 加工功能输出寄存器4 */
#define CSR_TRNG_CSR_TRNG_COND_5_REG (CSR_TRNG_CSR_BASE + 0x54)     /* 加工功能输出寄存器5 */
#define CSR_TRNG_CSR_TRNG_COND_6_REG (CSR_TRNG_CSR_BASE + 0x58)     /* 加工功能输出寄存器6 */
#define CSR_TRNG_CSR_TRNG_COND_7_REG (CSR_TRNG_CSR_BASE + 0x5C)     /* 加工功能输出寄存器7 */
#define CSR_TRNG_CSR_TRNG_KEY_0_REG (CSR_TRNG_CSR_BASE + 0x40)      /* DRBG AES-256 key寄存器0 */
#define CSR_TRNG_CSR_TRNG_KEY_1_REG (CSR_TRNG_CSR_BASE + 0x44)      /* DRBG AES-256 key寄存器1 */
#define CSR_TRNG_CSR_TRNG_KEY_2_REG (CSR_TRNG_CSR_BASE + 0x48)      /* DRBG AES-256 key寄存器2 */
#define CSR_TRNG_CSR_TRNG_KEY_3_REG (CSR_TRNG_CSR_BASE + 0x4C)      /* DRBG AES-256 key寄存器3 */
#define CSR_TRNG_CSR_TRNG_KEY_4_REG (CSR_TRNG_CSR_BASE + 0x50)      /* DRBG AES-256 key寄存器4 */
#define CSR_TRNG_CSR_TRNG_KEY_5_REG (CSR_TRNG_CSR_BASE + 0x54)      /* DRBG AES-256 key寄存器5 */
#define CSR_TRNG_CSR_TRNG_KEY_6_REG (CSR_TRNG_CSR_BASE + 0x58)      /* DRBG AES-256 key寄存器6 */
#define CSR_TRNG_CSR_TRNG_KEY_7_REG (CSR_TRNG_CSR_BASE + 0x5C)      /* DRBG AES-256 key寄存器7 */
#define CSR_TRNG_CSR_TRNG_PS_AI_0_REG (CSR_TRNG_CSR_BASE + 0x40)    /* DRBG输入寄存器0 */
#define CSR_TRNG_CSR_TRNG_PS_AI_1_REG (CSR_TRNG_CSR_BASE + 0x44)    /* DRBG输入寄存器1 */
#define CSR_TRNG_CSR_TRNG_PS_AI_2_REG (CSR_TRNG_CSR_BASE + 0x48)    /* DRBG输入寄存器2 */
#define CSR_TRNG_CSR_TRNG_PS_AI_3_REG (CSR_TRNG_CSR_BASE + 0x4C)    /* DRBG输入寄存器3 */
#define CSR_TRNG_CSR_TRNG_PS_AI_4_REG (CSR_TRNG_CSR_BASE + 0x50)    /* DRBG输入寄存器4 */
#define CSR_TRNG_CSR_TRNG_PS_AI_5_REG (CSR_TRNG_CSR_BASE + 0x54)    /* DRBG输入寄存器5 */
#define CSR_TRNG_CSR_TRNG_PS_AI_6_REG (CSR_TRNG_CSR_BASE + 0x58)    /* DRBG输入寄存器6 */
#define CSR_TRNG_CSR_TRNG_PS_AI_7_REG (CSR_TRNG_CSR_BASE + 0x5C)    /* DRBG输入寄存器7 */
#define CSR_TRNG_CSR_TRNG_PS_AI_8_REG (CSR_TRNG_CSR_BASE + 0x60)    /* DRBG输入寄存器8 */
#define CSR_TRNG_CSR_TRNG_PS_AI_9_REG (CSR_TRNG_CSR_BASE + 0x64)    /* DRBG输入寄存器9 */
#define CSR_TRNG_CSR_TRNG_PS_AI_10_REG (CSR_TRNG_CSR_BASE + 0x68)   /* DRBG输入寄存器10 */
#define CSR_TRNG_CSR_TRNG_PS_AI_11_REG (CSR_TRNG_CSR_BASE + 0x6C)   /* DRBG输入寄存器11 */
#define CSR_TRNG_CSR_TRNG_RUN_CNT_REG (CSR_TRNG_CSR_BASE + 0x40)    /* bits和runs 计数器状态寄存器 */
#define CSR_TRNG_CSR_TRNG_RUN_1_REG (CSR_TRNG_CSR_BASE + 0x44)      /* 1bit 0/1 runs计数器寄存器 */
#define CSR_TRNG_CSR_TRNG_RUN_2_REG (CSR_TRNG_CSR_BASE + 0x48)      /* 2bit 0/1 runs计数器寄存器 */
#define CSR_TRNG_CSR_TRNG_RUN_3_REG (CSR_TRNG_CSR_BASE + 0x4C)      /* 3bit 0/1 runs计数器寄存器 */
#define CSR_TRNG_CSR_TRNG_RUN_4_REG (CSR_TRNG_CSR_BASE + 0x50)      /* 4bit 0/1 runs计数器寄存器 */
#define CSR_TRNG_CSR_TRNG_RUN_5_REG (CSR_TRNG_CSR_BASE + 0x54)      /* 5bit 0/1 runs计数器寄存器 */
#define CSR_TRNG_CSR_TRNG_RUN_6_UP_REG (CSR_TRNG_CSR_BASE + 0x58)   /* 大于等于6bit 0/1 runs计数器寄存器 */
#define CSR_TRNG_CSR_TRNG_MONOBITCNT_REG (CSR_TRNG_CSR_BASE + 0x5C) /* “Monobit”测试计数器寄存器 */
#define CSR_TRNG_CSR_TRNG_POKER_3_0_REG (CSR_TRNG_CSR_BASE + 0x60)  /* “Poker”测试计数器0-3寄存器 */
#define CSR_TRNG_CSR_TRNG_POKER_7_4_REG (CSR_TRNG_CSR_BASE + 0x64)  /* “Poker”测试计数器4-7寄存器 */
#define CSR_TRNG_CSR_TRNG_POKER_B_8_REG (CSR_TRNG_CSR_BASE + 0x68)  /* “Poker”测试计数器8-B寄存器 */
#define CSR_TRNG_CSR_TRNG_POKER_F_C_REG (CSR_TRNG_CSR_BASE + 0x6C)  /* “Poker”测试计数器C-F寄存器 */
#define CSR_TRNG_CSR_TRNG_TEST_REG (CSR_TRNG_CSR_BASE + 0x70)       /* 测试控制寄存器 */
#define CSR_TRNG_CSR_TRNG_BLOCKCNT_REG (CSR_TRNG_CSR_BASE + 0x74)   /* 输出block计数器 */
#define CSR_TRNG_CSR_TRNG_OPTIONS_REG (CSR_TRNG_CSR_BASE + 0x78)    /* 引擎可选信息 */
#define CSR_TRNG_CSR_TRNG_EIP_REV_REG (CSR_TRNG_CSR_BASE + 0x7C)    /* EIP 数字和core版本信息 */
#define CSR_TRNG_CSR_TRNG_CTRL0_REG (CSR_TRNG_CSR_BASE + 0xC0)      /* TRNG全局控制寄存器0 */
#define CSR_TRNG_CSR_TRNG_CTRL1_REG (CSR_TRNG_CSR_BASE + 0xC4)      /* TRNG全局控制寄存器1 */
#define CSR_TRNG_CSR_TRNG_INT_VECTOR_REG (CSR_TRNG_CSR_BASE + 0xC8) /* 中断向量 */
#define CSR_TRNG_CSR_RNG_CTRL_REG (CSR_TRNG_CSR_BASE + 0xCC)        /* RNG控制寄存器 */
#define CSR_TRNG_CSR_RNG_SEED_REG (CSR_TRNG_CSR_BASE + 0xD0)        /* RNG随机种子配置寄存器 */
#define CSR_TRNG_CSR_TRNG_FSM_ST_REG (CSR_TRNG_CSR_BASE + 0xD4)     /* TRNG core内部状态机实时状态 */
#define CSR_TRNG_CSR_RNG_NUM_REG (CSR_TRNG_CSR_BASE + 0xD8)         /* RNG产生的32bit随机数 */
#define CSR_TRNG_CSR_RNG_PHY_SEED_REG (CSR_TRNG_CSR_BASE + 0xDC)    /* RNG的物理环产生的随机种子 */
#define CSR_TRNG_CSR_RNG_ERR_REG (CSR_TRNG_CSR_BASE + 0xE0)         /* RNG错误状态 */
#define CSR_TRNG_CSR_TRNG_INT_SET_REG (CSR_TRNG_CSR_BASE + 0xE4)    /* 中断置位寄存器 */
#define CSR_TRNG_CSR_TRNG_INT_EN_REG (CSR_TRNG_CSR_BASE + 0xE8)     /* 中断使能 */
#define CSR_TRNG_CSR_TRNG_INT_ST_REG (CSR_TRNG_CSR_BASE + 0xEC)     /* 中断状态 */
#define CSR_TRNG_CSR_TRNG_RAN_DATA0_REG (CSR_TRNG_CSR_BASE + 0xF0)  /* TRNG真随机数生成寄存器（非安全可读） */
#define CSR_TRNG_CSR_TRNG_RAN_DATA1_REG (CSR_TRNG_CSR_BASE + 0xF4)  /* TRNG真随机数生成寄存器（非安全可读） */
#define CSR_TRNG_CSR_TRNG_RAN_DATA2_REG (CSR_TRNG_CSR_BASE + 0xF8)  /* TRNG真随机数生成寄存器（非安全可读） */
#define CSR_TRNG_CSR_TRNG_RAN_DATA3_REG (CSR_TRNG_CSR_BASE + 0xFC)  /* TRNG真随机数生成寄存器（非安全可读） */

/* SRAM Base address of Module's Register */
#define CSR_SRAM_BASE (0x8000)

/* **************************************************************************** */
/*                      SRAM Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_SRAM_SRAM_CTRL_REG (CSR_SRAM_BASE + 0x0)         /* SRAM控制寄存器 */
#define CSR_SRAM_SRAM_STATE_REG (CSR_SRAM_BASE + 0x4)        /* SRAM状态寄存器 */
#define CSR_SRAM_SRAM_SEC_CTRL_REG (CSR_SRAM_BASE + 0x10)    /* SRAM安全空间控制寄存器 */
#define CSR_SRAM_SRAM_SEC_ADDR_REG (CSR_SRAM_BASE + 0x14)    /* SRAM安全空间地址寄存器 */
#define CSR_SRAM_SRAM_SEC_SIZE_REG (CSR_SRAM_BASE + 0x18)    /* SRAM安全空间Size寄存器 */
#define CSR_SRAM_SRAM_BASE_ADDR_REG (CSR_SRAM_BASE + 0x20)   /* SRAM 基地址地址寄存器 */
#define CSR_SRAM_SRAM_INTMASK_REG (CSR_SRAM_BASE + 0x40)     /* SRAM中断屏蔽寄存器 */
#define CSR_SRAM_SRAM_RAWINT_REG (CSR_SRAM_BASE + 0x44)      /* SRAM原始中断状态寄存器 */
#define CSR_SRAM_SRAM_INTSTS_REG (CSR_SRAM_BASE + 0x48)      /* SRAM中断状态寄存器 */
#define CSR_SRAM_SRAM_INTCLR_REG (CSR_SRAM_BASE + 0x4C)      /* SRAM中断清除寄存器 */
#define CSR_SRAM_SRAM_ECC_INJECT_REG (CSR_SRAM_BASE + 0x60)  /* SRAM ECC注入寄存器 */
#define CSR_SRAM_SRAM_ERR_INFO_REG (CSR_SRAM_BASE + 0x64)    /* SRAM错误操作信息寄存器 */
#define CSR_SRAM_SRAM_ERR_ADDR_REG (CSR_SRAM_BASE + 0x68)    /* SRAM错误操作地址寄存器 */
#define CSR_SRAM_SRAM_ECC_INFO_REG (CSR_SRAM_BASE + 0x6C)    /* SRAM ECC错误寄存器 */
#define CSR_SRAM_SRAM_CLR_STAT_REG (CSR_SRAM_BASE + 0x70)    /* SRAM状态清除寄存器 */
#define CSR_SRAM_SRAM_ECC_CNT_REG (CSR_SRAM_BASE + 0x80)     /* SRAM ECC错误计数器 */
#define CSR_SRAM_SRAM_CNT_TYPE_REG (CSR_SRAM_BASE + 0x84)    /* SRAM DFX计数器类型控制寄存器 */
#define CSR_SRAM_SRAM_CNT0_REG (CSR_SRAM_BASE + 0x88)        /* SRAM DFX计数器0 */
#define CSR_SRAM_SRAM_CNT1_REG (CSR_SRAM_BASE + 0x8C)        /* SRAM DFX计数器0 */
#define CSR_SRAM_SRAM_CNT2_REG (CSR_SRAM_BASE + 0x90)        /* SRAM DFX计数器0 */
#define CSR_SRAM_SRAM_CNT3_REG (CSR_SRAM_BASE + 0x94)        /* SRAM DFX计数器0 */
#define CSR_SRAM_SRAM_MAGIC_WORD_REG (CSR_SRAM_BASE + 0x7F0) /* SRAM版本修改寄存器 */
#define CSR_SRAM_SRAM_VERSION_REG (CSR_SRAM_BASE + 0xC10)    /* SRAM版本寄存器 */

/* AM_OOO_CFG Base address of Module's Register */
#define CSR_AM_OOO_CFG_BASE (0x9000)

/* **************************************************************************** */
/*                      AM_OOO_CFG Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_AM_OOO_CFG_AM_CTRL_GLOBAL_REG (CSR_AM_OOO_CFG_BASE + 0x0)      /* 全局控制 */
#define CSR_AM_OOO_CFG_AM_CTRL_LATENCY_SEL_REG (CSR_AM_OOO_CFG_BASE + 0x4) /* 选择对某个通道进行总线访问延迟统计。 */
#define CSR_AM_OOO_CFG_AM_CTRL_PTL_WR_REG (CSR_AM_OOO_CFG_BASE + 0x8)      /* 控制使能PARTIAL WR操作 */
#define CSR_AM_OOO_CFG_AM_CFG_MAX_TRANS_REG (CSR_AM_OOO_CFG_BASE + 0x10)   /* 配置全局允许的最大outstanding数量 */
#define CSR_AM_OOO_CFG_AM_CFG_SINGLE_PORT_MAX_TRANS_REG \
    (CSR_AM_OOO_CFG_BASE + 0x14)                                              /* 配置全局允许的最大outstanding数量 */
#define CSR_AM_OOO_CFG_AM_CFG_PORT_RD_EN_REG (CSR_AM_OOO_CFG_BASE + 0x18)     /* 配置允许打开的内部读端口 */
#define CSR_AM_OOO_CFG_AM_CFG_PORT_WR_EN_REG (CSR_AM_OOO_CFG_BASE + 0x1C)     /* 配置允许打开的内部写端口 */
#define CSR_AM_OOO_CFG_AM_CURR_AW_W_FIFO_STS_REG (CSR_AM_OOO_CFG_BASE + 0x20) /* AW与W之间FIFO的当前状态 */
#define CSR_AM_OOO_CFG_AM_CURR_PORT_STS_REG (CSR_AM_OOO_CFG_BASE + 0x100)     /* 内部读写端口的当前工作状态 */
#define CSR_AM_OOO_CFG_AM_ROB_ECC_INT_STS_REG \
    (CSR_AM_OOO_CFG_BASE + 0x104) /* Reorder Buffer所用Memory发生ECC错误中断状态 */
#define CSR_AM_OOO_CFG_AM_ROB_ECC_INT_MASK_REG \
    (CSR_AM_OOO_CFG_BASE + 0x108) /* Reorder Buffer所用Memory发生ECC错误中断使能信号 */
#define CSR_AM_OOO_CFG_AM_ROB_ECC_ERR_ADDR_REG \
    (CSR_AM_OOO_CFG_BASE + 0x10C) /* Reorder Buffer所用Memory发生ECC错误对应的地址 */
#define CSR_AM_OOO_CFG_AM_CURR_MAX_RD_LATENCY_REG (CSR_AM_OOO_CFG_BASE + 0x110) /* 指定内部端口读访问操作最大延迟 */
#define CSR_AM_OOO_CFG_AM_CURR_AVA_RD_LATENCY_REG (CSR_AM_OOO_CFG_BASE + 0x114) /* 指定内部端口读访问操作平均延迟 */
#define CSR_AM_OOO_CFG_AM_CURR_RD_LATENCY_REG (CSR_AM_OOO_CFG_BASE + 0x118)     /* 读延迟实时状态 */
#define CSR_AM_OOO_CFG_AM_CURR_MAX_WR_LATENCY_REG (CSR_AM_OOO_CFG_BASE + 0x130) /* 指定内部端口写访问操作最大延迟 */
#define CSR_AM_OOO_CFG_AM_CURR_AVA_WR_LATENCY_REG (CSR_AM_OOO_CFG_BASE + 0x134) /* 指定内部端口写访问操作平均延迟 */
#define CSR_AM_OOO_CFG_AM_CURR_WR_LATENCY_REG (CSR_AM_OOO_CFG_BASE + 0x138)     /* 写完成延迟实时状态 */
#define CSR_AM_OOO_CFG_AM_CURR_TRANS_RETURN_REG \
    (CSR_AM_OOO_CFG_BASE + 0x150) /* 读写通道发出的续写outstnading操作完成状态 */
#define CSR_AM_OOO_CFG_AM_CURR_RD_MAX_TXID_REG (CSR_AM_OOO_CFG_BASE + 0x154)   /* 读通道transaction ID的最大使用量 */
#define CSR_AM_OOO_CFG_AM_CURR_WR_MAX_TXID_REG (CSR_AM_OOO_CFG_BASE + 0x158)   /* 写通道transaction ID的最大使用量 */
#define CSR_AM_OOO_CFG_AM_CURR_RD_TXID_STS_0_REG (CSR_AM_OOO_CFG_BASE + 0x160) /* 读方向各个transaction ID的空闲状态 \
                                                                                */
#define CSR_AM_OOO_CFG_AM_CURR_RD_TXID_STS_1_REG (CSR_AM_OOO_CFG_BASE + 0x164) /* 读方向各个transaction ID的空闲状态 \
                                                                                */
#define CSR_AM_OOO_CFG_AM_CURR_RD_TXID_STS_2_REG (CSR_AM_OOO_CFG_BASE + 0x168) /* 读方向各个transaction ID的空闲状态 \
                                                                                */
#define CSR_AM_OOO_CFG_AM_CURR_WR_TXID_STS_0_REG (CSR_AM_OOO_CFG_BASE + 0x170) /* 写方向各个transaction ID的空闲状态 \
                                                                                */
#define CSR_AM_OOO_CFG_AM_CURR_WR_TXID_STS_1_REG (CSR_AM_OOO_CFG_BASE + 0x174) /* 写方向各个transaction ID的空闲状态 \
                                                                                */
#define CSR_AM_OOO_CFG_AM_CURR_WR_TXID_STS_2_REG (CSR_AM_OOO_CFG_BASE + 0x178) /* 写方向各个transaction ID的空闲状态 \
                                                                                */
#define CSR_AM_OOO_CFG_AM_ALARM_RRESP_REG (CSR_AM_OOO_CFG_BASE + 0x180)        /* 读方向RESP出错告警信号 */
#define CSR_AM_OOO_CFG_AM_ALARM_BRESP_REG (CSR_AM_OOO_CFG_BASE + 0x184)        /* 写方向BRESP出错告警信号 */

/* HPRE_COMMON Base address of Module's Register */
#define CSR_HPRE_COMMON_BASE (0xA000)

/* **************************************************************************** */
/*                      HPRE_COMMON Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_HPRE_COMMON_HPRE_CNT_CLR_CE (CSR_HPRE_COMMON_BASE + 0x0)             /* HPRE CNT CLR CE配置 */
#define CSR_HPRE_COMMON_HPRE_CFG_AXQOS_REG (CSR_HPRE_COMMON_BASE + 0xC)          /* HPRE AXI MASTER的AXQOS配置 */
#define CSR_HPRE_COMMON_HPRE_CFG_AXCACHE_REG (CSR_HPRE_COMMON_BASE + 0x10)       /* HPRE AXI MASTER的AXCACHE配置 */
#define CSR_HPRE_COMMON_HPRE_CFG_RDCHN_INI_REG (CSR_HPRE_COMMON_BASE + 0x14)     /* HPRE读通道SRAM初始化配置 */
#define CSR_HPRE_COMMON_HPRE_CFG_AWUSER_FP_CFG_REG (CSR_HPRE_COMMON_BASE + 0x18) /* AW USER FP域段配置 */
#define CSR_HPRE_COMMON_HPRE_CFG_BD_ENDIAN_REG (CSR_HPRE_COMMON_BASE + 0x20)     /* 输入/输出BD的大小端配置 */
#define CSR_HPRE_COMMON_HPRE_ECC_BYPASS_REG (CSR_HPRE_COMMON_BASE + 0x24)        /* SRAM ECC校验旁路控制寄存器 */
#define CSR_HPRE_COMMON_HPRE_RAS_INT_WIDTH_CFG_REG (CSR_HPRE_COMMON_BASE + 0x28) /* RAS中断脉冲宽度配置寄存器 */
#define CSR_HPRE_COMMON_HPRE_POISON_BYPASS_REG (CSR_HPRE_COMMON_BASE + 0x2C)   /* AXI MASTER读写污染域屏蔽配置寄存器 */
#define CSR_HPRE_COMMON_HPRE_BD_ARUSER_CFG_REG (CSR_HPRE_COMMON_BASE + 0x30)   /* 模块读BD的AR USER属性配置寄存器。 */
#define CSR_HPRE_COMMON_HPRE_BD_AWUSER_CFG_REG (CSR_HPRE_COMMON_BASE + 0x34)   /* 模块写BD的AW USER属性配置寄存器。 */
#define CSR_HPRE_COMMON_HPRE_TYPES_ENB_REG (CSR_HPRE_COMMON_BASE + 0x38)       /* 任务类型使能 */
#define CSR_HPRE_COMMON_HPRE_DATA_ARUSER_CFG_REG (CSR_HPRE_COMMON_BASE + 0x3C) /* 模块读数据的AR USER属性配置寄存器。 \
                                                                                */
#define CSR_HPRE_COMMON_HPRE_DATA_AWUSER_CFG_REG (CSR_HPRE_COMMON_BASE + 0x40) /* 模块写数据的AW USER属性配置寄存器。 \
                                                                                */
#define CSR_HPRE_COMMON_HPRE_AM_OOO_SHUTDOWN_ENB_REG (CSR_HPRE_COMMON_BASE + 0x44) /* HPRE的AM OOO关闭使能 */
#define CSR_HPRE_COMMON_HPRE_HAC_INT_MSK_REG \
    (CSR_HPRE_COMMON_BASE + 0x400) /* HPRE HAC中断的屏蔽寄存器(不包含QM的中断) */
#define CSR_HPRE_COMMON_HPRE_RAS_ECC1BIT_TH_REG (CSR_HPRE_COMMON_BASE + 0x40C)  /* ECC1bit错误上报阈值配置 */
#define CSR_HPRE_COMMON_HPRE_HAC_RAS_CE_ENB_REG (CSR_HPRE_COMMON_BASE + 0x410)  /* HPRE HAC中断上报RAS CE中断使能 */
#define CSR_HPRE_COMMON_HPRE_HAC_RAS_NFE_ENB_REG (CSR_HPRE_COMMON_BASE + 0x414) /* HPRE HAC中断上报RAS NFE中断使能 */
#define CSR_HPRE_COMMON_HPRE_HAC_RAS_FE_ENB_REG (CSR_HPRE_COMMON_BASE + 0x418)  /* HPRE HAC中断上报RAS FE中断使能 */
#define CSR_HPRE_COMMON_HPRE_HAC_INT_SET_REG (CSR_HPRE_COMMON_BASE + 0x500)     /* HPRE_HAC_RINT置位寄存器 */
#define CSR_HPRE_COMMON_HPRE_HAC_RINT_REG (CSR_HPRE_COMMON_BASE + 0x600)        /* HPRE HAC原始中断 */
#define CSR_HPRE_COMMON_HPRE_HAC_INT_ST_REG (CSR_HPRE_COMMON_BASE + 0x800)      /* HPRE HAC中断状态 */
#define CSR_HPRE_COMMON_HPRE_FIFO_AFULL_HIS1_REG \
    (CSR_HPRE_COMMON_BASE + 0x810) /* FIFO曾经出现将满的记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_FIFO_AFULL_HIS2_REG \
    (CSR_HPRE_COMMON_BASE + 0x814) /* FIFO曾经出现将满的记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_FIFO_AFULL_HIS3_REG \
    (CSR_HPRE_COMMON_BASE + 0x818) /* FIFO曾经出现将满的记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_FIFO_FULL_HIS1_REG \
    (CSR_HPRE_COMMON_BASE + 0x840) /* FIFO曾经出现满的记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_FIFO_FULL_HIS2_REG \
    (CSR_HPRE_COMMON_BASE + 0x844) /* FIFO曾经出现满的记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_FIFO_FULL_HIS3_REG \
    (CSR_HPRE_COMMON_BASE + 0x848) /* FIFO曾经出现满的记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_FIFO_EMPTY_ST1_REG \
    (CSR_HPRE_COMMON_BASE + 0x880) /* FIFO空状态记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_FIFO_EMPTY_ST2_REG \
    (CSR_HPRE_COMMON_BASE + 0x884) /* FIFO空状态记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_FIFO_EMPTY_ST3_REG \
    (CSR_HPRE_COMMON_BASE + 0x888) /* FIFO空状态记录，这是一个FPGA版本DFX寄存器，只在FPGA版本有效。 */
#define CSR_HPRE_COMMON_HPRE_MEM_EBIT_INJ_EN_REG \
    (CSR_HPRE_COMMON_BASE + 0x900)                                           /* HPRE读通道和QMV2内部 MEM故障注入使能 */
#define CSR_HPRE_COMMON_HPRE_MEM_EBIT_INJ_REG (CSR_HPRE_COMMON_BASE + 0x904) /* HPRE读通道和QMV2内部 MEM故障注入 */
#define CSR_HPRE_COMMON_HPRE_QMV2_MEM_ERR_ADDR_REG (CSR_HPRE_COMMON_BASE + 0x908)  /* HPRE的QMV2内部MEM出错地址记录 */
#define CSR_HPRE_COMMON_HPRE_CLKGATE_ENB_REG (CSR_HPRE_COMMON_BASE + 0x90C)        /* HPRE算法核动态门控使能 */
#define CSR_HPRE_COMMON_HPRE_CRYPT_DO_CRT_REG (CSR_HPRE_COMMON_BASE + 0x910)       /* HPRE输出端口信用值 */
#define CSR_HPRE_COMMON_HPRE_INT_VECTOR_REG (CSR_HPRE_COMMON_BASE + 0x914)         /* HPRE中断向量 */
#define CSR_HPRE_COMMON_HPRE_INT_REG (CSR_HPRE_COMMON_BASE + 0x918)                /* HPRE中断状态 */
#define CSR_HPRE_COMMON_HPRE_INT_EN_REG (CSR_HPRE_COMMON_BASE + 0x91C)             /* HPRE中断屏蔽 */
#define CSR_HPRE_COMMON_HPRE_HAC_RAS_CE_ERR_REG (CSR_HPRE_COMMON_BASE + 0x920)     /* HPRE加速器CE中断 */
#define CSR_HPRE_COMMON_HPRE_HAC_RAS_FE_ERR_REG (CSR_HPRE_COMMON_BASE + 0x924)     /* HPRE加速器FE中断 */
#define CSR_HPRE_COMMON_HPRE_HAC_RAS_NFE_ERR_REG (CSR_HPRE_COMMON_BASE + 0x928)    /* HPRE加速器NFE中断 */
#define CSR_HPRE_COMMON_INT_SRAM_ERR_REG (CSR_HPRE_COMMON_BASE + 0x92C)            /* SRAM中断 */
#define CSR_HPRE_COMMON_HPRE_DI_FSM_TIMEOUT_ERR_REG (CSR_HPRE_COMMON_BASE + 0x930) /* DI状态机超时 */
#define CSR_HPRE_COMMON_HPRE_DO_FSM_TIMEOUT_ERR_REG (CSR_HPRE_COMMON_BASE + 0x934) /* DO状态机超时 */
#define CSR_HPRE_COMMON_HPRE_DIDO_ERR_INFO_REG (CSR_HPRE_COMMON_BASE + 0x938)      /* di/do曾出现异常信息 */
#define CSR_HPRE_COMMON_HPRE_FSM_SHB_CFG_REG (CSR_HPRE_COMMON_BASE + 0x93C)        /* 智能心跳上限配置 */
#define CSR_HPRE_COMMON_HPRE_MEM_CTRL_0_REG (CSR_HPRE_COMMON_BASE + 0x940)         /* HPRE中MEM_CTRL寄存器0 */
#define CSR_HPRE_COMMON_HPRE_MEM_CTRL_1_REG (CSR_HPRE_COMMON_BASE + 0x944)         /* HPRE中MEM_CTRL寄存器1 */
#define CSR_HPRE_COMMON_HPRE_MEM_CTRL_2_REG (CSR_HPRE_COMMON_BASE + 0x948)         /* HPRE中MEM_CTRL寄存器2 */
#define CSR_HPRE_COMMON_HPRE_MEM_CTRL_3_REG (CSR_HPRE_COMMON_BASE + 0x94C)         /* HPRE中MEM_CTRL寄存器3 */
#define CSR_HPRE_COMMON_HPRE_MEM_CTRL_4_REG (CSR_HPRE_COMMON_BASE + 0x950)         /* HPRE中MEM_CTRL寄存器4 */
#define CSR_HPRE_COMMON_HPRE_RDCHN_INI_ST_REG (CSR_HPRE_COMMON_BASE + 0xA00)       /* HPRE 读数据通道 SRAM初始化状态 */
#define CSR_HPRE_COMMON_HPRE_ECC1BIT_ERR_CNT_REG (CSR_HPRE_COMMON_BASE + 0xA04) /* Memory出现ECC1bit错误统计寄存器。 \
                                                                                 */
#define CSR_HPRE_COMMON_HPRE_ECC2BIT_ERR_CNT_REG (CSR_HPRE_COMMON_BASE + 0xA08) /* Memory出现ECC2bit错误统计寄存器。 \
                                                                                 */
#define CSR_HPRE_COMMON_HPRE_PEH_ECO1_REG (CSR_HPRE_COMMON_BASE + 0xA10)        /* PEH ECO寄存器组1 */
#define CSR_HPRE_COMMON_HPRE_PEH_ECO2_REG (CSR_HPRE_COMMON_BASE + 0xA14)        /* PEH ECO寄存器组2 */
#define CSR_HPRE_COMMON_HPRE_PEH_ECO3_REG (CSR_HPRE_COMMON_BASE + 0xA18)        /* PEH ECO寄存器组3 */
#define CSR_HPRE_COMMON_HPRE_PEH_ECO4_REG (CSR_HPRE_COMMON_BASE + 0xA1C)        /* PEH ECO寄存器组4 */
#define CSR_HPRE_COMMON_HPRE_PEH_ECO5_REG (CSR_HPRE_COMMON_BASE + 0xA20)        /* PEH ECO寄存器组5 */
#define CSR_HPRE_COMMON_HPRE_ECO1_REG (CSR_HPRE_COMMON_BASE + 0xA24)            /* ECO寄存器1 */
#define CSR_HPRE_COMMON_HPRE_ECO2_REG (CSR_HPRE_COMMON_BASE + 0xA28)            /* ECO寄存器2 */
#define CSR_HPRE_COMMON_HPRE_ECO3_REG (CSR_HPRE_COMMON_BASE + 0xA2C)            /* ECO寄存器3 */
#define CSR_HPRE_COMMON_HPRE_ECO4_REG (CSR_HPRE_COMMON_BASE + 0xA30)            /* ECO寄存器4 */

/* HPRE_CLUSTER1 Base address of Module's Register */
#define CSR_HPRE_CLUSTER1_BASE (0xB000)
/* HPRE_CLUSTER2 Base address of Module's Register */
#define CSR_HPRE_CLUSTER2_BASE (0xC000)
/* HPRE_CLUSTER3 Base address of Module's Register */
#define CSR_HPRE_CLUSTER3_BASE (0xD000)
/* HPRE_CLUSTER4 Base address of Module's Register */
#define CSR_HPRE_CLUSTER4_BASE (0xE000)

/* **************************************************************************** */
/*                      HPRE_CLUSTER Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_HPRE_CLUSTER_HPRE_CORE_ENB_REG(base_addr) ((base_addr) + 0x4)           /* HPRE算法核使能 */
#define CSR_HPRE_CLUSTER_HPRE_CLUSTER_DYN_ENB_REG(base_addr) ((base_addr) + 0x10)   /* HPRE CLUSTER动态时钟门控使能 */
#define CSR_HPRE_CLUSTER_HPRE_CORE_INI_CFG_REG(base_addr) ((base_addr) + 0x20)      /* HPRE算法核初始化配置使能 */
#define CSR_HPRE_CLUSTER_HPRE_CORE_INI_STATUS_REG(base_addr) ((base_addr) + 0x80)   /* HPRE算法核memory初始化状态查询 */
#define CSR_HPRE_CLUSTER_HPRE_ERR_BIT_INJECT_EN_REG(base_addr) ((base_addr) + 0x84) /* SRAM故障注入使能 */
#define CSR_HPRE_CLUSTER_HPRE_CORE_SHB_CFG_REG(base_addr) ((base_addr) + 0x88)      /* 智能心跳上限配置 */
#define CSR_HPRE_CLUSTER_HPRE_CORE_SHB_ST_REG(base_addr) ((base_addr) + 0x8C)       /* 算法核智能心跳状态查询 */
#define CSR_HPRE_CLUSTER_HPRE_CORE_IDLE_ST_REG(base_addr) ((base_addr) + 0x90)      /* CLUSTER算法核空闲状态查询 */
#define CSR_HPRE_CLUSTER_HPRE_CORE_STATUS_INQUIRE_REG(base_addr) ((base_addr) + 0x100) /* HPRE算法核状态查询 */
#define CSR_HPRE_CLUSTER_HPRE_CORE_STATUS_RESULT_REG(base_addr)                                                                                                                 \
    ((base_addr) + 0x104) /* HPRE算法核状态数据返回（考虑到数据返回有延迟，配置完HPRE_CORE_STATUS_INQUIRE后，需要等待若干HPRE周期后(10个HPRE周期，约10ns)，再去查询本寄存器的值） \
                         */
#define CSR_HPRE_CLUSTER_HPRE_CORE_ERR_BIT_INJECT_REG(base_addr) ((base_addr) + 0x108)

#endif // CRYPTO_REG_OFFSET_H
